1.4.2. Проектирование логических элементов И-НЕ на основе n-МОП транзисторов

Используя законы дуальности представим лог. Операцию И-НЕ в виде НЕ-ИЛИ. Например, .

 В данном случае вместо инверсно-конъюнктивной формы функция y представлена в дизъюнктивно-инверсной форме.

Развёрнутая структурна схема, реализующая функцию НЕ-ИЛИ имеет вид, показанный на рис. 1.17, а.

В качестве объединителя тока ОТ0, выполняющего операцию дизъюнкции, в схеме рис. 1.17, а используется монтажный объединитель.

Токовый граф  транзисторного ключа ТК1, реализующего функцию отрицания, и его схемная реализация на n-МОП транзисторах, показаны на рис. 1.17, б и в. Схема рис. 1.17, в представляет инвертор, представляющий управляющий транзистор VT1 с динамической нагрузкой на транзисторе VT0.

Токовый граф логической схемы 3И-НЕ показан на рис.1.18, а. Он представляет последовательно включённые ТК1, объединённые на источнике тока ИТ0 с помощью монтажного объединителя тока ОТ0.

Реализация токового графа в виде схемы на n-МОП транзисторах показана на рис. 1.18, б.

 

1.4.2.1  Анализ работы  МДП транзисторного ключа с динамической нагрузкой

В данной разновидности ключа роль динамической нагрузки выполняет МОП транзистор, у которого затвор соединён со стоком. Подобные схемы в цифровой схемотехнике получили название схемы на однотипных МОП транзисторах.

 Схема ключа с динамической нагрузкой на n-канальных МОП транзисторах и его выходная характеристика IC1=f(UCИ1) показаны на рис. 1.19, а и б, соответственно. Рабочие точки А и В на нагрузочной характеристике рис. 1.19, б соответствуют закрытому и открытому состояниям ключа, соответственно.

Рабочая точка В соответствует работе транзистора VT1 на крутом участке выходной характеристики.

В данной схеме транзистор VT0 является нагрузочным транзистором, а транзистор VT1 выполняет роль управляющего транзистора.

Нагрузочный транзистор VT0, представляющий динамическую нагрузку,  всегда открыт и работает на границе крутого и пологого участков выходной характеристики. У него затвор соединён со стоком. Следовательно, напряжение между затвором и истоком транзистора VT0 равно

Uзи0=UпUси1=Uп Uc1 ,                              (1.23)

где Uc1 – потенциал стока транзистора VT1.

Обозначим U0 ≈1 В   пороговое напряжение.

Для крутого участка выходной характеристики зависимость тока стока Ic полевого транзистора VT1 с изолированным затвором и индуцированным каналом аппроксимируется следующим выражением:

IС1=b1 [(Uзи1 U0) Uси1 0,5Uси12], мА,                       (1.24)

где b1=0,1 мА/В2 – удельная крутизна полевого транзистора.

На границе крутого и пологого участков выходной характеристики выполняется соотношение

 Uси нас=Uзи U0.                                        (1.25)

Подставляя (1.25) в выражение (1.24) получим, что для этого участка значение тока стока Iсн в общем виде равно:

Iсн=0,5b (Uзи U0)2.                                     (1.26)

где b – удельная крутизна транзистора.

Подставляя в формулу (1.26) значение  Uзи0 из (1.23), получим для нагрузочного транзистора VT0 зависимость тока стока от напряжения Uси:

Icн0=0,5b0[(Uп Uc1) U0]2=0,5b0[(Uп U0) Uc1]2,                (1.27)

где b0 – удельная крутизна транзистора VT0.

Выражение (1.27) представляет уравнение нагрузочной характеристики для управляющего транзистора VT1. Графики функций (1.24) и (1.27) приведены на рис. 1.19, б и в. Получаем, что ток стока нагрузочного транзистора VT0 убывает с ростом напряжения UС1 по квадратичному закону.

Далее выведем формулу для сопротивления канала транзистора VT1. При использовании формулы (1.26) ток стока насыщения транзистора VT1 определяется выражением:

Icн1=0,5b1(Uзи1 U0)2=0,5b1(Uвх U0) 2,                (1.28)

С учётом (1.28) сопротивление канала транзистора VT1 можно рассчитать по формуле

.                       (1.29)

Далее рассчитаем логические уровни инвертора.

1. Если Uвх=U1=(UпU0)>U0 то транзистор VT1 на схеме рис. 1.19, а открывается и через него протекает ток источника тока Iс0.

Рабочая точка В лежит на крутом участке характеристики управляющего транзистора  VT1 (рис. 1.19, б, в). Питающее напряжение полностью приложено к нагрузочному транзистору VT0, то есть UСИ0Uп, а UСИ1<<Uп .  Через транзистор VT1 протекает ток источника Iс0.

Рассчитаем величину выходного напряжения Uвых=Uост1:

Uост1= IСн0·Rк1,

где сопротивление канала Rк1 транзистора VT1 определятся по формуле

.

Подставляя полученные значения для IСн0 и rк1 получим, что выходное напряжение Uост1 транзисторного ключа VT1, находящегося в открытом состоянии, определяется из выражения:

.

Для получения заданной величины выходного напряжения необходимо уменьшать значение отношения удельных крутизн b0/b1 транзисторов VT2 и VT1.

Например: Uост1=0,2 В; UП=5 В; U0=1 В.

В этом случае

,

то есть отношение b1/b0≈27. Реальное моделирование в среде Mathcad (рис. 1.19, в) даёт величину b1/b0≈12 при значении b1=0,1 мА/В2. Следовательно, b0<<b1 и удельная крутизна нагрузочного транзистора VT0 должна быть много меньше аналогичного параметра для управляющего транзистора VT1. Это достигается за счёт увеличением отношения длины канала к ширине при изготовлении транзистора VT0. При этом Rк0>>Rк1. Такие схемы получили название схемы с отношением.

2. Пусть на затвор транзистора  VT1 подаётся напряжение Uзи1=U0<U0. В этом случае транзистор VT1 запирается, и выходное напряжение возрастает до значения

Uвых =U1=UпU0.

Это напряжение обеспечивается за счёт открытого состояния нагрузочного транзистора  VT0.

3. Напряжение переключения схемы равно пороговому напряжению и составляет величину

Vп=U0≈1…2 В

4. Помехоустойчивость инвертора на n-МОП транзисторах к помехе положительной полярности при Vп ≈1 В и U0=0,2 В равна

Uп+=VпU0≈0,8 В,

 а к помехе отрицательной полярности

Uп= U1Vп≈4 В (при U1=5 В).

Анализ переходных процессов в инверторе на n-МОП транзисторах. Времена переключения выходного напряжения ЛЭ tз1,0 и tз0,1 контролируются временами перезаряда ёмкости нагрузки Сн (рис. 1.19, а). Переходные характеристики схемы показаны на рис. 1.20, а и б.

5. Рассчитаем время tз1,0. Пусть UвхU1. При этом транзистор VT1 открывается, когда входное напряжение UвхVп=U0. Начинается разряд ёмкости нагрузки Сн током, протекающим через VT1 за время спада tc:

,        (1.30)

где   изменение заряда на ёмкости Сн, а  – ток стока транзистора VT1 при Uвх=U1,  Rк1 - сопротивление канала транзистора VT1.

 Подставляя значения Δqк1 и  в выражение (1.30), получим формулу для расчёта времени спада

,                             (1.31)

где ≈10-9, с – постоянная времени спада.

6. Рассчитаем время tз0,1. Пусть UвхU0. При этом управляющий транзистор VT1 закрывается, и ёмкость Сн заряжается током транзистора VT0 за время нарастания tн:

,                                               (1.32)

где   изменение заряда на ёмкости Сн, а  – ток стока транзистора VT0 при Uвх=U0,  Rк0 - сопротивление канала транзистора VT0.

 Подставляя значения Δqк0 и  в выражение (1.32), получим формулу для расчёта времени нарастания

≈10-7 с,         (1.31)

где ≈10-8, с – постоянная времени спада.

Вывод: tн >> tс, поскольку  Rк0>> Rк1.

7. Среднее время задержки инвертора:

.                                                (1.32)

8. Потребляемая мощность:

≈5 мВт.                   (1.33)

9.  Площадь, занимаемая ЛЭ на кристалле:

Sак≈10×10 мкм=100 мкм2.